Nodweddion Cynnyrch

Dogfennau a'r Cyfryngau

Dosbarthiadau Amgylcheddol ac Allforio

Cyfres CPLD MAX™

Mae Cyfres dyfeisiau rhesymeg rhaglenadwy (CPLD) cymhleth Altera MAX™ yn rhoi'r CPLDs pŵer isaf, cost isaf i chi.Teulu MAX V CPLD, y teulu mwyaf newydd yn y gyfres CPLD, sy'n darparu gwerth gorau'r farchnad.Yn cynnwys pensaernïaeth unigryw, anweddol ac un o CPLDs dwysedd mwyaf y diwydiant, mae dyfeisiau MAX V yn darparu nodweddion newydd cadarn ar gyfanswm pŵer is o gymharu â CPLDs cystadleuol.Mae teulu CPLD MAX II, yn seiliedig ar yr un bensaernïaeth arloesol, yn darparu pŵer isel a chost isel fesul pin I / O.Mae CPLDs MAX II yn ddyfeisiadau di-anwadal sy'n symud ymlaen, sy'n targedu cymwysiadau pwrpas cyffredinol, dwysedd isel a chymwysiadau cludadwy, megis dylunio ffonau symudol.Mae CPLDs MAX IIZ sero pŵer yn cynnig yr un manteision nad ydynt yn gyfnewidiol ac yn syth ymlaen a geir yn y teulu CPLD MAX II ac maent yn berthnasol i ystod eang o swyddogaethau.Wedi'i gynhyrchu ar broses CMOS 0.30-µm ddatblygedig, mae'r teulu CPLD MAX 3000A o EEPROM yn darparu gallu ar unwaith ac yn cynnig dwyseddau o 32 i 512 macrocell.

MAX® V CPLDs

Mae CPLDs Altera MAX® V yn darparu gwerth gorau'r diwydiant mewn CPLDs cost isel, pŵer isel, gan gynnig nodweddion newydd cadarn hyd at 50% yn llai o gyfanswm pŵer o'i gymharu â CPLDs cystadleuol.Mae Altera MAX V hefyd yn cynnwys pensaernïaeth unigryw, anweddol ac un o CPLDs dwysedd mwyaf y diwydiant.Yn ogystal, mae'r MAX V yn integreiddio llawer o swyddogaethau a oedd yn allanol yn flaenorol, megis fflach, RAM, osgiliaduron, a dolenni wedi'u cloi fesul cam, ac mewn llawer o achosion, mae'n darparu mwy o I/Os a rhesymeg fesul ôl troed am yr un pris â CPLDs cystadleuol .Mae'r MAX V yn defnyddio technoleg pecynnu gwyrdd, gyda phecynnau mor fach ag 20 mm2.Cefnogir CPLDs MAX V gan Quartus II® Software v.10.1, sy'n caniatáu gwelliannau cynhyrchiant gan arwain at efelychu cyflymach, dod â bwrdd yn gyflymach, a chau amseru yn gyflymach.

Beth yw CPLD (Dyfais Rhesymeg Rhaglenadwy Cymhleth)?

Mae technoleg gwybodaeth, y rhyngrwyd, a sglodion electronig yn sylfaen i'r oes ddigidol fodern.Mae bron pob technoleg fodern yn ddyledus i electroneg, o'r rhyngrwyd a chyfathrebu cellog i gyfrifiaduron a gweinyddwyr.Mae electroneg yn faes eang gydallawer o is-ganghennau.Bydd yr erthygl hon yn eich dysgu am ddyfais electronig ddigidol hanfodol a elwir yn CPLD (Dyfais Rhesymeg Rhaglenadwy Cymhleth).

Esblygiad Electroneg Ddigidol

Electronegyn faes cymhleth gyda miloedd o ddyfeisiau a chydrannau electronig yn bodoli.Fodd bynnag, yn fras, mae dyfeisiau electronig mewn dau brif gategori:analog a digidol.

Yn nyddiau cynnar technoleg electroneg, roedd cylchedau yn gyfatebol, megis sain, golau, foltedd, a cherrynt.Fodd bynnag, darganfu peirianwyr electroneg yn fuan fod cylchedau analog yn gymhleth iawn i'w dylunio ac yn ddrud.Arweiniodd y galw am berfformiad cyflym ac amseroedd trosi cyflym at ddatblygiad electroneg ddigidol.Heddiw mae bron pob dyfais gyfrifiadurol sy'n bodoli yn ymgorffori ICs digidol a phroseswyr.Ym myd electroneg, mae systemau digidol bellach wedi disodli electroneg analog yn llwyr oherwydd eu cost is, sŵn isel, gwelluniondeb signal, perfformiad uwch, a chymhlethdod is.

Yn wahanol i nifer anfeidrol o lefelau data mewn signal analog, dim ond dwy lefel resymeg (1s a 0s) y mae signal digidol yn eu cynnwys.

Mathau o Ddyfeisiadau Electronig Digidol

Roedd y dyfeisiau electronig digidol cynnar braidd yn syml ac yn cynnwys dim ond llond llaw o adwyon rhesymeg.Fodd bynnag, dros amser, cynyddodd cymhlethdod cylchedau digidol felly, daeth rhaglenadwyedd yn nodwedd bwysig o ddyfeisiau rheoli digidol modern.Daeth dau ddosbarth gwahanol o ddyfeisiau digidol i'r amlwg i ddarparu rhaglenadwyedd.Roedd y dosbarth cyntaf yn cynnwys dylunio caledwedd sefydlog gyda meddalwedd ail-raglennu.Mae enghreifftiau o ddyfeisiau o'r fath yn cynnwys microreolyddion a microbroseswyr.Roedd yr ail ddosbarth o ddyfeisiau digidol yn cynnwys caledwedd y gellir ei ailgyflunio i gyflawni dyluniad cylched rhesymeg hyblyg.Mae enghreifftiau o ddyfeisiau o'r fath yn cynnwys FPGAs, SPLDs, a CPLDs.

Mae sglodion microcontroller yn cynnwys cylched rhesymeg ddigidol sefydlog na ellir ei haddasu.Fodd bynnag, cyflawnir rhaglenadwyedd trwy newid y meddalwedd / cadarnwedd sy'n rhedeg ar y sglodyn microreolydd.I'r gwrthwyneb, mae PLD (dyfais resymeg rhaglenadwy) yn cynnwys celloedd rhesymeg lluosog y gellir ffurfweddu eu rhyng-gysylltiadau gan ddefnyddio HDL (iaith disgrifio caledwedd).Felly, gellir gwireddu llawer o gylchedau rhesymeg gan ddefnyddio PLD.Oherwydd hyn, mae perfformiad a chyflymder PLDs yn gyffredinol well na pherfformiad micro-reolwyr a microbroseswyr.Mae PLDs hefyd yn rhoi mwy o ryddid a hyblygrwydd i ddylunwyr cylchedau.

Mae cylchedau integredig a olygir ar gyfer rheolaeth ddigidol a phrosesu signal fel arfer yn cynnwys prosesydd, cylched rhesymeg, a chof.Gellir gwireddu pob un o'r modiwlau hyn gan ddefnyddio gwahanol dechnolegau.

Cyflwyniad i CPLD

Fel y trafodwyd yn gynharach, mae sawl math gwahanol o PLDs (dyfeisiau rhesymeg rhaglenadwy) yn bodoli, megis FPGA, CPLD, ac SPLD.Y prif wahaniaeth rhwng y dyfeisiau hyn yw cymhlethdod cylchedau a nifer y celloedd rhesymeg sydd ar gael.Mae SPLD fel arfer yn cynnwys ychydig gannoedd o adwyon, tra bod CPLD yn cynnwys ychydig filoedd o adwyon rhesymeg.

O ran cymhlethdod, mae CPLD (dyfais resymeg raglenadwy gymhleth) yn gorwedd rhwng SPLD (dyfais resymeg rhaglenadwy syml) a FPGA ac felly, mae'n etifeddu nodweddion o'r ddau ddyfais hyn.Mae CPLDs yn fwy cymhleth nag ADPau ond yn llai cymhleth na FPGAs.

Mae'r SPLDs a ddefnyddir fwyaf yn cynnwys PAL (rhesymeg arae rhaglenadwy), PLA (arae rhesymeg rhaglenadwy), a GAL (rhesymeg arae generig).Mae PLA yn cynnwys un awyren AND ac un NEU awyren.Mae'r rhaglen disgrifio caledwedd yn diffinio rhyng-gysylltiad yr awyrennau hyn.

Mae PAL yn eithaf tebyg i PLA fodd bynnag, dim ond un awyren raglenadwy sydd yn lle dwy (AND plane).Trwy osod un awyren, mae cymhlethdod y caledwedd yn lleihau.Fodd bynnag, cyflawnir y fantais hon ar gost hyblygrwydd.

Pensaernïaeth CPLD

Gellir ystyried CPLD fel esblygiad o PAL ac mae'n cynnwys strwythurau PAL lluosog a elwir yn macrogellau.Yn y pecyn CPLD, mae'r holl binnau mewnbwn ar gael i bob macrocell, tra bod gan bob macrocell bin allbwn pwrpasol.

O'r diagram bloc, gallwn weld bod CPLD yn cynnwys macrocellau lluosog neu flociau swyddogaeth.Mae'r macrocells wedi'u cysylltu trwy ryng-gysylltiad rhaglenadwy, y cyfeirir ato hefyd fel GIM (matrics rhyng-gysylltiad byd-eang).Trwy ad-drefnu'r GIM, gellir gwireddu gwahanol gylchedau rhesymeg.Mae CPLDs yn rhyngweithio â'r byd allanol gan ddefnyddio I/O digidol.

Gwahaniaeth rhwng CPLD a FPGA

Yn ystod y blynyddoedd diwethaf, mae FPGAs wedi dod yn boblogaidd iawn wrth ddylunio systemau digidol rhaglenadwy.Mae llawer o debygrwydd yn ogystal â gwahaniaethau rhwng CPLD a FPGA.O ran tebygrwydd, mae'r ddau yn ddyfeisiadau rhesymeg rhaglenadwy sy'n cynnwys araeau adwyon rhesymeg.Mae'r ddau ddyfais yn cael eu rhaglennu gan ddefnyddio HDLs fel Verilog HDL neu VHDL.

Mae'r gwahaniaeth cyntaf rhwng CPLD a FPGA yn gorwedd yn nifer y gatiau.Mae CPLD yn cynnwys ychydig filoedd o adwyon rhesymeg, tra gall nifer yr adwyon mewn FPGA gyrraedd miliynau.Felly, gellir gwireddu cylchedau a systemau cymhleth gan ddefnyddio FPGAs.Anfantais y cymhlethdod hwn yw cost uwch.Felly, mae CPLDs yn fwy addas ar gyfer cymwysiadau llai cymhleth.

Gwahaniaeth allweddol arall rhwng y ddau ddyfais hyn yw bod CPLDs yn cynnwys EEPROM anweddol anweddol (cof mynediad ar hap rhaglenadwy y gellir ei ddileu yn drydanol), tra bod FPGAs yn cynnwys cof cyfnewidiol.Oherwydd hyn, gall CPLD gadw ei gynnwys hyd yn oed pan gaiff ei bweru i ffwrdd, tra na all FPGA gadw ei gynnwys.At hynny, oherwydd cof anweddol adeiledig, gall CPLD ddechrau gweithredu yn syth ar ôl pŵer i fyny.Mae'r rhan fwyaf o FPGAs, ar y llaw arall, yn gofyn am ychydig-ffrwd o gof allanol nad yw'n anweddol ar gyfer cychwyn busnes.

O ran perfformiad, mae gan FPGAs oedi prosesu signal anrhagweladwy oherwydd pensaernïaeth gymhleth iawn ynghyd â rhaglennu arfer y defnyddiwr.Mewn CPLDs, mae'r oedi pin-i-pin yn sylweddol llai oherwydd pensaernïaeth symlach.Mae'r oedi wrth brosesu signal yn ystyriaeth bwysig wrth ddylunio cymwysiadau amser real sy'n hanfodol i ddiogelwch ac sydd wedi'u hymgorffori.

Oherwydd amleddau gweithredu uwch a gweithrediadau rhesymeg mwy cymhleth, gallai rhai FPGAs ddefnyddio mwy o bŵer na CPLDs.Felly, mae rheolaeth thermol yn ystyriaeth bwysig mewn systemau sy'n seiliedig ar FPGA.Oherwydd y rheswm hwn, mae systemau sy'n seiliedig ar FPGA yn aml yn cyflogi sinciau gwres a chefnogwyr oeri ac mae angen cyflenwadau pŵer a rhwydweithiau dosbarthu mwy, mwy cymhleth arnynt.

O safbwynt diogelwch gwybodaeth, mae CPLDs yn fwy diogel wrth i'r cof gael ei gynnwys yn y sglodyn ei hun.I'r gwrthwyneb, mae angen cof allanol nad yw'n gyfnewidiol ar y rhan fwyaf o FPGAs, a all fod yn fygythiad diogelwch data.Er bod algorithmau amgryptio data mewn FPGAs, mae CPLDs yn eu hanfod yn fwy diogel o gymharu â FPGAs.

Cymwysiadau CPLD

Mae CPLDs yn canfod eu cymhwysiad mewn llawer o gylchedau rheoli digidol a phrosesu signal cymhlethdod isel i ganolig.Mae rhai o'r cymwysiadau pwysig yn cynnwys:

1. Gellir defnyddio CPLDs fel cychwynwyr ar gyfer FPGAs a systemau rhaglenadwy eraill.
2. Defnyddir CPLDs yn aml fel datgodyddion cyfeiriad a pheiriannau cyflwr arferol mewn systemau digidol.
3. Oherwydd eu maint bach a'u defnydd pŵer isel, mae CPLDs yn ddelfrydol i'w defnyddio mewn cludadwy allawdyfeisiau digidol.
4. Defnyddir CPLDs hefyd mewn cymwysiadau rheoli sy'n hanfodol i ddiogelwch.