DS90UB914ATRHSRQ1 QFN Newydd Sbon Gwreiddiol DS90UB914ATRHSRQ1 Gyda'r Gwerthwr AILDDILYSU Cynnig Pledion
Nodweddion Cynnyrch
MATH | DISGRIFIAD | DEWIS |
Categori | Cylchedau Integredig (ICs) Rhyngwyneb Serializers, Deserializers |
|
Mfr | Offerynnau Texas | |
Cyfres | Modurol, AEC-Q100 | |
Pecyn | Tâp a Rîl (TR) Tâp Torri (CT) Digi-Reel® |
|
Statws Cynnyrch | Actif | |
Swyddogaeth | Deserializer | |
Cyfradd Data | 1.4Gbps | |
Math Mewnbwn | FPD-Cyswllt III, LVDS | |
Math o Allbwn | LVCMOS | |
Nifer y Mewnbynnau | 1 | |
Nifer yr Allbynnau | 12 | |
Foltedd - Cyflenwad | 1.71V ~ 3.6V | |
Tymheredd Gweithredu | -40 ° C ~ 105 ° C (TA) | |
Math Mowntio | Mount Wyneb | |
Pecyn / Achos | Pad Agored 48-WFQFN | |
Pecyn Dyfais Cyflenwr | 48-WQFN (7x7) | |
Rhif Cynnyrch Sylfaenol | DS90UB914 | |
SPQ | 1000PCS |
Mae Serializer / Deserializer (SerDes) yn bâr o flociau swyddogaethol a ddefnyddir yn gyffredin mewn cyfathrebiadau cyflym iawn i wneud iawn am fewnbwn / allbwn cyfyngedig.Mae'r blociau hyn yn trosi data rhwng data cyfresol a rhyngwynebau cyfochrog i bob cyfeiriad.Mae'r term "SerDes" yn cyfeirio'n gyffredinol at ryngwynebau a ddefnyddir mewn amrywiol dechnolegau a chymwysiadau.Prif ddefnydd SerDes yw darparu trosglwyddiad data dros un llinell neu apâr gwahaniaetholer mwyn lleihau nifer y pinnau I/O a rhyng-gysylltiadau.
Mae swyddogaeth SerDes sylfaenol yn cynnwys dau floc swyddogaethol: y bloc Parallel In Serial Out (PISO) (aka trawsnewidydd Parallel-to-Serial) a'r bloc Cyfresol Mewn Parallel Out (SIPO) (aka trawsnewidydd Cyfresol-i-Cyfres).Mae yna 4 gwahanol saernïaeth SerDes: (1) SerDes cloc cyfochrog, (2) SerDes cloc wedi'i fewnosod, (3) SerDes 8b/10b, (4) SerDes rhyngddalennog bit.
Yn nodweddiadol mae gan y bloc PISO (Mewnbwn Cyfochrog, Allbwn Cyfresol) fewnbwn cloc cyfochrog, set o linellau mewnbynnu data, a cliciedi data mewnbwn.Gall ddefnyddio mewnol neu allanoldolen wedi'i chloi fesul cam (PLL)i luosi'r cloc cyfochrog sy'n dod i mewn hyd at yr amledd cyfresol.Mae gan ffurf symlaf y PISO uncofrestr sifftsy'n derbyn y data cyfochrog unwaith fesul cloc cyfochrog, ac yn ei symud allan ar y gyfradd cloc cyfresol uwch.Gall gweithrediadau hefyd ddefnyddio adwbl-glustogcofrestrwch i osgoimetasefydlogrwyddwrth drosglwyddo data rhwng parthau cloc.
Yn nodweddiadol mae gan y bloc SIPO (Mewnbwn Cyfresol, Allbwn Parallel) allbwn cloc derbyn, set o linellau allbwn data a chliciedi data allbwn.Mae'n bosibl bod y cloc derbyn wedi'i adfer o'r data gan y gyfresadferiad cloctechneg.Fodd bynnag, mae SerDes nad ydynt yn trosglwyddo cloc yn defnyddio cloc cyfeirio i gloi'r PLL i'r amledd Tx cywir, gan osgoi isel.amleddau harmonigbresennol yn yffrwd data.Yna mae'r bloc SIPO yn rhannu'r cloc sy'n dod i mewn i lawr i'r gyfradd gyfochrog.Fel arfer mae gan weithrediadau ddwy gofrestr wedi'u cysylltu fel byffer dwbl.Defnyddir un gofrestr i glocio yn y llif cyfresol, a defnyddir y llall i ddal y data ar gyfer yr ochr gyfochrog, arafach.
Mae rhai mathau o SerDes yn cynnwys blociau amgodio/datgodio.Pwrpas yr amgodio/datgodio hwn fel arfer yw gosod o leiaf ffiniau ystadegol ar gyfradd trawsnewid signalau i ganiatáu ar gyfer haws.adferiad clocyn y derbynnydd, i ddarparufframio, ac i ddarparuCydbwysedd DC.
Nodweddion ar gyfer y DS90UB914A-Q1
- Yn gymwys ar gyfer cymwysiadau modurol AEC-Q10025-MHz i Gymorth Cloc Picsel Mewnbwn 100-MHz
- Tymheredd dyfais gradd 2: -40 ℃ i +105 ℃ ystod tymheredd gweithredu amgylchynol
- Lefel dosbarthiad ESD dyfais HBM ±8kV
- Dyfais CDM lefel dosbarthiad ESD C6
- Llwyth tâl data rhaglenadwy: Sianel rhyngwyneb rheoli deugyfeiriadol latency isel parhaus gyda chefnogaeth I2C ar 400-kHz
- Llwyth Tâl 10-did hyd at 100-MHz
- Llwyth Tâl 12-did hyd at 75-MHz
- Amlblecsydd 2:1 i ddewis rhwng dwy ddelwedd fewnbwn
- Yn gallu derbyn dros geblau cyfechelog 15-m neu geblau pâr troellog 20-m wedi'u cysgodi
- Gweithrediad Pwer-Or-Coaxial (PoC) cadarn
- Derbyn cyfartalwr yn addasu'n awtomatig ar gyfer newidiadau mewn colli cebl
- Pin adrodd allbwn LOCK a nodwedd diagnosis @SPEED BIST i ddilysu cywirdeb cyswllt
- Cyflenwad pŵer sengl ar 1.8-V
- ISO 10605 ac IEC 61000-4-2 ESD cydymffurfio
- Lliniaru EMI/EMC gyda sbectrwm lledaenu rhaglenadwy (SSCG) ac allbynnau fesul cam derbynnydd
Disgrifiad ar gyfer y DS90UB914A-Q1
Mae'r ddyfais DS90UB914A-Q1 yn cynnig rhyngwyneb FPD-Link III gyda sianel ymlaen gyflym a sianel reoli deugyfeiriadol ar gyfer trosglwyddo data dros un cebl cyfechelog neu bâr gwahaniaethol.Mae'r ddyfais DS90UB914A-Q1 yn ymgorffori signalau gwahaniaethol ar y sianel flaen cyflym a'r llwybrau data sianel reoli deugyfeiriadol.Mae'r dadserializer wedi'i dargedu ar gyfer cysylltiadau rhwng delweddwyr a phroseswyr fideo mewn ECU (Uned Rheoli Electronig).Mae'r ddyfais hon yn ddelfrydol ar gyfer gyrru data fideo sy'n gofyn am hyd at 12-did o ddyfnder picsel ynghyd â dau signal cydamseru ynghyd â bws sianel reoli deugyfeiriadol.
Mae'r dadgyfeirydd yn cynnwys amlblecsydd i ganiatáu dewis rhwng dau ddelweddwr mewnbwn, un yn weithredol ar y tro.Mae'r cludiant fideo cynradd yn trosi data 10-did neu 12-did i un ffrwd gyfresol cyflym, ynghyd â chludiant sianel rheoli dwygyfeiriad hwyrni isel ar wahân sy'n derbyn gwybodaeth reoli o borthladd I2C ac sy'n annibynnol ar gyfnod gwagio fideo.
Mae defnyddio technoleg cloc mewnol TI yn caniatáu cyfathrebu deublyg llawn tryloyw dros un pâr gwahaniaethol, gan gario gwybodaeth sianel reoli anghymesur-deugyfeiriadol.Mae'r ffrwd gyfresol sengl hon yn symleiddio trosglwyddo bws data eang dros olion PCB a chebl trwy ddileu'r problemau gogwydd rhwng data cyfochrog a llwybrau cloc.Mae hyn yn arbed cost system yn sylweddol trwy gulhau llwybrau data sydd yn ei dro yn lleihau haenau PCB, lled cebl, a maint cysylltydd a phinnau.Yn ogystal, mae'r mewnbynnau Deserializer yn darparu cydraddoli addasol i wneud iawn am golled o'r cyfryngau dros bellteroedd hirach.Defnyddir amgodio/datgodio cytbwys DC mewnol i gefnogi rhyng-gysylltiadau cyplydd AC.