Cylched integredig sglodion IC un fan a'r lle prynu EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
Nodweddion Cynnyrch
MATH | DISGRIFIAD |
Categori | Cylchedau Integredig (ICs) Gwreiddio CPLDs (Dyfeisiau Rhesymeg Rhaglenadwy Cymhleth) |
Mfr | Intel |
Cyfres | MAX® II |
Pecyn | Hambwrdd |
Pecyn Safonol | 90 |
Statws Cynnyrch | Actif |
Math Rhaglenadwy | Yn Rhaglenadwy System |
Amser Oedi tpd(1) Uchafswm | 4.7 ns |
Cyflenwad Foltedd – Mewnol | 2.5V, 3.3V |
Nifer yr Elfennau/Blociau Rhesymeg | 240 |
Nifer y Macrogellau | 192 |
Nifer yr I/O | 80 |
Tymheredd Gweithredu | 0°C ~ 85°C (TJ) |
Math Mowntio | Mount Wyneb |
Pecyn / Achos | 100-TQFP |
Pecyn Dyfais Cyflenwr | 100-TQFP (14×14) |
Rhif Cynnyrch Sylfaenol | EPM240 |
Mae'r gost wedi bod yn un o'r prif faterion sy'n wynebu sglodion 3D wedi'u pecynnu, a Foveros fydd y tro cyntaf i Intel eu cynhyrchu mewn cyfaint uchel diolch i'w dechnoleg pecynnu blaenllaw.Dywed Intel, fodd bynnag, fod sglodion a gynhyrchir mewn pecynnau 3D Foveros yn gystadleuol iawn o ran pris gyda chynlluniau sglodion safonol - ac mewn rhai achosion gallant fod yn rhatach hyd yn oed.
Mae Intel wedi dylunio sglodyn Foveros i fod mor gost isel â phosibl ac yn dal i fodloni nodau perfformiad datganedig y cwmni - dyma'r sglodyn rhataf ym mhecyn Meteor Lake.Nid yw Intel wedi rhannu cyflymder rhyng-gysylltu / teils sylfaen Foveros eto ond mae wedi dweud y gall y cydrannau redeg ar ychydig o GHz 'mewn cyfluniad goddefol (datganiad sy'n awgrymu bodolaeth fersiwn weithredol o'r haen cyfryngol mae Intel eisoes yn ei ddatblygu ).Felly, nid yw Foveros yn ei gwneud yn ofynnol i'r dylunydd gyfaddawdu ar gyfyngiadau lled band neu hwyrni.
Mae Intel hefyd yn disgwyl i'r dyluniad raddfa'n dda o ran perfformiad a chost, sy'n golygu y gall gynnig dyluniadau arbenigol ar gyfer segmentau marchnad eraill, neu amrywiadau o'r fersiwn perfformiad uchel.
Mae cost nodau uwch fesul transistor yn tyfu'n esbonyddol wrth i brosesau sglodion silicon agosáu at eu terfynau.Ac nid yw dylunio modiwlau IP newydd (fel rhyngwynebau I/O) ar gyfer nodau llai yn rhoi llawer o elw ar fuddsoddiad.Felly, gall ailddefnyddio teils/sglodion nad ydynt yn hanfodol ar nodau presennol 'digon da' arbed amser, cost ac adnoddau datblygu, heb sôn am symleiddio'r broses brofi.
Ar gyfer sglodion sengl, rhaid i Intel brofi gwahanol elfennau sglodion, megis rhyngwynebau cof neu PCIe, yn olynol, a all fod yn broses sy'n cymryd llawer o amser.Mewn cyferbyniad, gall gweithgynhyrchwyr sglodion hefyd brofi sglodion bach ar yr un pryd i arbed amser.mae gan orchuddion fantais hefyd wrth ddylunio sglodion ar gyfer ystodau TDP penodol, oherwydd gall dylunwyr addasu gwahanol sglodion bach i weddu i'w hanghenion dylunio.
Mae'r rhan fwyaf o'r pwyntiau hyn yn swnio'n gyfarwydd, ac maent i gyd yr un ffactorau a arweiniodd AMD i lawr y llwybr chipset yn 2017. Nid AMD oedd y cyntaf i ddefnyddio dyluniadau yn seiliedig ar chipset, ond dyma'r gwneuthurwr mawr cyntaf i ddefnyddio'r athroniaeth ddylunio hon i sglodion modern masgynhyrchu, rhywbeth Intel fel petai wedi dod i ychydig yn hwyr.Fodd bynnag, mae technoleg pecynnu 3D arfaethedig Intel yn llawer mwy cymhleth na dyluniad haen cyfryngol organig AMD, sydd â manteision ac anfanteision.
Bydd y gwahaniaeth yn y pen draw yn cael ei adlewyrchu yn y sglodion gorffenedig, gyda Intel yn dweud y disgwylir i'r sglodion 3D newydd, Meteor Lake, fod ar gael yn 2023, gydag Arrow Lake a Lunar Lake yn dod yn 2024.
Dywedodd Intel hefyd y disgwylir i sglodyn uwchgyfrifiadur Ponte Vecchio, a fydd â mwy na 100 biliwn o transistorau, fod wrth wraidd Aurora, uwchgyfrifiadur cyflymaf y byd.