Rhesymeg & Flip Flops-SN74LVC74APWR
Nodweddion Cynnyrch
|
Dogfennau a'r Cyfryngau
MATH O ADNODDAU | CYSYLLTIAD |
Taflenni data | SN54LVC74A, SN74LVC74A |
Cynnyrch dan Sylw | Atebion Analog |
Pecynnu PCN | Rîl 10/Gorff/2018 |
Taflen ddata HTML | SN54LVC74A, SN74LVC74A |
Modelau EDA | SN74LVC74APWR gan SnapEDA |
Dosbarthiadau Amgylcheddol ac Allforio
NODWEDDIAD | DISGRIFIAD |
Statws RoHS | Cydymffurfio â ROHS3 |
Lefel Sensitifrwydd Lleithder (MSL) | 1 (Anghyfyngedig) |
Statws REACH | REACH Heb ei effeithio |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |
Fflip-fflop a Chlycied
Fflip-fflopaCliciedyn ddyfeisiau electronig digidol cyffredin gyda dau gyflwr sefydlog y gellir eu defnyddio i storio gwybodaeth, a gall un fflip fflop neu glicied storio 1 did o wybodaeth.
Mae Flip-Flop (A dalfyrwyd fel FF), a elwir hefyd yn giât bistable, a elwir hefyd yn fflip-fflop bistable, yn gylched rhesymeg ddigidol sy'n gallu gweithredu mewn dwy wladwriaeth.Mae fflip-fflops yn aros yn eu cyflwr nes eu bod yn derbyn curiad mewnbwn, a elwir hefyd yn sbardun.Pan dderbynnir pwls mewnbwn, mae'r allbwn fflip-fflop yn newid cyflwr yn unol â'r rheolau ac yna'n aros yn y cyflwr hwnnw nes derbyn sbardun arall.
Mae clicied, sy'n sensitif i lefel pwls, yn newid cyflwr o dan lefel pwls y cloc, mae clicied yn uned storio wedi'i sbarduno gan lefel, ac mae gweithrediad storio data yn dibynnu ar werth lefel y signal mewnbwn, dim ond pan fydd y glicied yn y galluogi cyflwr, bydd yr allbwn yn newid gyda'r mewnbwn data.Mae clicied yn wahanol i fflip-fflop, nid yw'n latching data, mae'r signal yn yr allbwn yn newid gyda'r signal mewnbwn, yn union fel y signal sy'n mynd trwy glustog;Unwaith y bydd y signal clicied yn gweithredu fel clicied, mae'r data wedi'i gloi ac nid yw'r signal mewnbwn yn gweithio.Gelwir clicied hefyd yn glicied dryloyw, sy'n golygu bod yr allbwn yn dryloyw i'r mewnbwn pan nad yw wedi'i glicied.
Y gwahaniaeth rhwng clicied a fflip-fflop
Mae clicied a fflip-fflop yn ddyfeisiadau storio deuaidd gyda swyddogaeth cof, sef un o'r dyfeisiau sylfaenol i gyfansoddi cylchedau rhesymeg amseru amrywiol.Y gwahaniaeth yw: mae clicied yn gysylltiedig â'i holl signalau mewnbwn, pan fydd y signal mewnbwn yn newid newidiadau clicied, nid oes terfynell cloc;Mae fflip-flop yn cael ei reoli gan y cloc, dim ond pan fydd y cloc yn cael ei ysgogi i samplu'r mewnbwn cyfredol, cynhyrchu'r allbwn.Wrth gwrs, oherwydd bod clicied a fflip-fflop yn rhesymeg amseru, mae'r allbwn nid yn unig yn gysylltiedig â'r mewnbwn cyfredol, ond hefyd yn gysylltiedig â'r allbwn blaenorol.
1. clicied ei sbarduno gan lefel, nid rheolaeth synchronous.Mae DFF yn cael ei sbarduno gan ymyl cloc a rheolaeth gydamserol.
Mae clicied 2 、 yn sensitif i lefel y mewnbwn ac yn cael ei effeithio gan yr oedi gwifrau, felly mae'n anodd sicrhau nad yw'r allbwn yn cynhyrchu burrs;Mae DFF yn llai tebygol o gynhyrchu burrs.
3, Os ydych chi'n defnyddio cylchedau giât i adeiladu clicied a DFF, mae clicied yn defnyddio llai o adnoddau giât na DFF, sy'n lle gwell ar gyfer clicied na DFF.Felly, mae integreiddio defnyddio clicied yn ASIC yn uwch na DFF, ond mae'r gwrthwyneb yn wir yn FPGA, oherwydd nid oes uned clicied safonol yn FPGA, ond mae uned DFF, ac mae angen gwireddu LATCH mwy nag un LE.clicied yn cael ei sbarduno lefel, sy'n cyfateb i gael diwedd galluogi, ac ar ôl activation (ar adeg y lefel galluogi) yn cyfateb i wifren, sy'n newid gyda Mae'r allbwn yn amrywio gyda'r allbwn.Yn y cyflwr heb ei alluogi yw cynnal y signal gwreiddiol, y gellir ei weld a gwahaniaeth fflip-fflop, mewn gwirionedd, nid yw clicied lawer gwaith yn lle ff.
4, bydd clicied yn dod yn hynod gymhleth dadansoddiad amseru statig.
5, ar hyn o bryd, dim ond yn y gylched pen uchel iawn y defnyddir clicied, fel CPU P4 intel.Mae gan FPGA uned glicied, gellir ffurfweddu'r uned gofrestr fel uned glicied, yn xilinx v2p bydd llawlyfr yn cael ei ffurfweddu fel uned gofrestr / clicied, yr atodiad yw diagram strwythur hanner tafell xilinx.Nid aeth modelau a gweithgynhyrchwyr FPGAs eraill i wirio.--Yn bersonol, rwy'n credu y gall xilinx yn gallu cyfateb yn uniongyrchol i'r altera fod yn fwy o drafferth, i ychydig o LE i'w wneud, fodd bynnag, nid dyfais xilinx y gellir ei ffurfweddu mor gyfan, mae gan ryngwyneb DDR yn unig altera uned glicied arbennig, yn gyffredinol dim ond bydd cylched cyflym yn cael ei ddefnyddio yn y dyluniad clicied.Nid yw LE altera yn strwythur clicied, a gwiriwch y sp3 a'r sp2e, ac eraill i beidio â gwirio, dywed y llawlyfr fod y cyfluniad hwn yn cael ei gefnogi.Mae'r ymadrodd wangdian am altera yn gywir, ni ellir ffurfweddu ff altera i glicied, mae'n defnyddio tabl chwilio i weithredu clicied.
Y rheol dylunio gyffredinol yw: osgoi clicied yn y rhan fwyaf o ddyluniadau.bydd yn gadael i chi ddylunio'r amseru wedi'i orffen, ac mae'n gudd iawn, ni all nad yw'n gyn-filwr ddod o hyd.clicied y perygl mwyaf yw peidio â hidlo burrs.Mae hyn yn hynod beryglus ar gyfer lefel nesaf y gylched.Felly, cyn belled ag y gallwch ddefnyddio lle fflip-fflop D, peidiwch â defnyddio clicied.