Cylched integredig LCMXO2-2000HC-4TG144C newydd a gwreiddiol
Nodweddion Cynnyrch
MATH | DISGRIFIAD |
Categori | Cylchedau Integredig (ICs)Wedi'i fewnosod - FPGAs (Arae Gât Rhaglenadwy Maes) |
Mfr | Corfforaeth Lled-ddargludyddion Lattice |
Cyfres | MachXO2 |
Pecyn | Hambwrdd |
Statws Cynnyrch | Actif |
Nifer y LABs/CLBs | 264 |
Nifer yr Elfennau Rhesymeg/Celloedd | 2112. llarieidd-dra eg |
Cyfanswm Darnau RAM | 75776. llariaidd a |
Nifer yr I/O | 111 |
Foltedd - Cyflenwad | 2.375V ~ 3.465V |
Math Mowntio | Mount Wyneb |
Tymheredd Gweithredu | 0°C ~ 85°C (TJ) |
Pecyn / Achos | 144-LQFP |
Pecyn Dyfais Cyflenwr | 144-TQFP (20x20) |
Rhif Cynnyrch Sylfaenol | LCMXO2-2000 |
SPQ | 60/pcs |
Rhagymadrodd
Arae giât rhaglenadwy maes, sy'n gynnyrch datblygiad pellach ar sail dyfeisiau rhaglenadwy fel PAL, GAL, CPLD ac yn y blaen.Mae'n ymddangos fel cylched lled-arfer ym maes cylchedau integredig cais-benodol (ASICs), sydd nid yn unig yn datrys diffygion cylchedau arfer, ond hefyd yn goresgyn diffygion y nifer gyfyngedig o gylchedau giât dyfeisiau rhaglenadwy gwreiddiol.
Egwyddor Gweithio
Mae'r FPGA yn mabwysiadu cysyniad newydd o arae celloedd rhesymeg LCA (Logic Cell Array), sy'n cynnwys tair rhan: modiwl rhesymeg ffurfweddadwy CLB, modiwl mewnbwn allbwn IOB (Bloc Allbwn Mewnbwn) a chysylltiad mewnol (Rhyng-gysylltu).Nodweddion sylfaenol FPGAs yw:
1) Gan ddefnyddio FPGA i ddylunio cylchedau ASIC, nid oes angen i ddefnyddwyr gynhyrchu sglodion i gael sglodion addas.
2) Gellir defnyddio'r FPGA fel sbesimen peilot o gylchedau ASIC eraill wedi'u haddasu'n llawn neu wedi'u lled-addasu.
3) Mae gan yr FPGA gyfoeth o fflip-flops a phinnau I/O y tu mewn.
4) Mae'r FPGA yn un o'r dyfeisiau sydd â'r cylch dylunio byrraf, y gost datblygu isaf a'r risg isaf yn y gylched ASIC.
5) Mae'r FPGA yn mabwysiadu proses CHMOS cyflym, defnydd pŵer isel, a gall fod yn gydnaws â lefelau CMOS a TTL.
Gellir dweud bod sglodion FPGA yn un o'r dewisiadau gorau ar gyfer systemau swp bach i wella integreiddio a dibynadwyedd system.
Mae'r FPGA wedi'i raglennu gan raglen sy'n cael ei storio yn yr RAM ar sglodion i osod ei gyflwr gweithredu, felly mae angen rhaglennu'r RAM ar sglodion wrth weithio.Gall defnyddwyr ddefnyddio gwahanol ddulliau rhaglennu yn ôl gwahanol ddulliau cyfluniad.
Pan fydd pŵer ymlaen, mae'r sglodion FPGA yn darllen y data o'r EPROM i'r RAM rhaglennu ar sglodion, ac ar ôl i'r cyfluniad gael ei gwblhau, mae'r FPGA yn mynd i mewn i'r cyflwr gweithio.Ar ôl i'r pŵer gael ei golli, mae'r FPGA yn dychwelyd i ddalennau gwyn, ac mae'r berthynas resymegol fewnol yn diflannu, felly gellir defnyddio'r FPGA dro ar ôl tro.Nid oes angen rhaglennydd FPGA pwrpasol ar gyfer rhaglennu FPGA, dim ond rhaglennydd EPROM a PROM cyffredinol.Pan fydd angen i chi addasu swyddogaeth FPGA, dim ond newid yr EPROM.Yn y modd hwn, gall yr un FPGA, data rhaglennu gwahanol, gynhyrchu gwahanol swyddogaethau cylched.Felly, mae'r defnydd o FPGAs yn hyblyg iawn.
Dulliau Ffurfweddu
Mae gan y FPGA amrywiaeth o ddulliau cyfluniad: y prif fodd cyfochrog yw FPGA ynghyd ag EPROM;Gall modd meistr-gaethwas gefnogi un PIECE PROM rhaglennu FPGAs lluosog;Gellir rhaglennu modd cyfresol gyda PROM FPGA cyfresol;Mae modd ymylol yn caniatáu i'r FPGA gael ei ddefnyddio fel ymylol i ficrobrosesydd, wedi'i raglennu gan y microbrosesydd.
Mae materion megis cau amseriad cyflym, lleihau'r defnydd o bŵer a chost, optimeiddio rheolaeth cloc, a lleihau cymhlethdod dyluniadau FPGA a PCB bob amser wedi bod yn faterion allweddol i beirianwyr dylunio system sy'n defnyddio FPGAs.Heddiw, wrth i FPGAs symud tuag at ddwysedd uwch, mwy o gapasiti, defnydd pŵer is, a mwy o integreiddio IP, mae peirianwyr dylunio system yn elwa o'r perfformiadau uwch hyn wrth wynebu heriau dylunio newydd oherwydd lefelau perfformiad a gallu digynsail FPGAs.