XC2C256-7TQG144C QFP144 sglodion xilinx 1.8V Mewnbwn-allbwn maint 118 FLASH PLD IC electronig

Nodweddion Cynnyrch

Adrodd Gwall Gwybodaeth Cynnyrch

Gweld Tebyg

Dogfennau a'r Cyfryngau

Dosbarthiadau Amgylcheddol ac Allforio

 Mae dyfais resymeg rhaglenadwy gymhleth (CPLD) yn ddyfais resymeg gydag araeau A/NEU a macrocellau cwbl raglenadwy.Macrocellau yw prif flociau adeiladu CPLD, sy'n cynnwys gweithrediadau rhesymeg cymhleth a rhesymeg ar gyfer gweithredu mynegiadau ffurf normal anghysylltiol.A/NEU araeau yn gwbl ail-raglennu ac yn gyfrifol am gyflawni swyddogaethau rhesymeg amrywiol.Gellir diffinio macrocellau hefyd fel blociau swyddogaethol sy'n gyfrifol am berfformio rhesymeg ddilyniannol neu gyfunol.

 Mae dyfais resymeg rhaglenadwy gymhleth yn gynnyrch arloesol o'i gymharu â dyfeisiau rhesymeg cynharach fel araeau rhesymeg rhaglenadwy (PLAs) a Rhesymeg Arae Rhaglenadwy (PAL).Nid oedd y dyfeisiau rhesymeg cynharach yn rhaglenadwy, felly adeiladwyd y rhesymeg trwy gyfuno sglodion rhesymeg lluosog gyda'i gilydd.Mae gan CPLD gymhlethdod rhwng PALs ac araeau gatiau rhaglenadwy maes (FPGAs).Mae ganddo hefyd nodweddion pensaernïol PALs a FPGAs.Y prif wahaniaeth pensaernïol rhwng CPLD a FPGA yw bod FPGAs yn seiliedig ar dablau chwilio, tra bod CPLDs yn seiliedig ar fôr o giatiau.

Nodweddion cyffredin CPLDs a FPGAs yw bod gan y ddau ohonynt nifer fawr o gatiau a darpariaethau hyblyg ar gyfer rhesymeg.Tra bod nodweddion cyffredin rhwng CPLDs a PALs yn cynnwys cof cyfluniad anweddol.Mae CPLDs yn arweinwyr yn y farchnad dyfeisiau rhesymeg rhaglenadwy, gyda buddion lluosog fel rhaglennu uwch, cost isel, nad ydynt yn gyfnewidiol ac yn hawdd eu defnyddio.

 Adyfais resymeg rhaglenadwy gymhleth(CPLD) yndyfais rhesymeg rhaglenadwygyda chymhlethdod rhwng hynny oPALsaFPGAs, a nodweddion pensaernïol y ddau.Prif floc adeiladu'r CPLD yw amacrocell, sy'n cynnwys gweithredu rhesymegffurf normal anghysylltiolymadroddion a gweithrediadau rhesymeg mwy arbenigol.

Nodweddion[golygu]

Mae rhai o'r nodweddion CPLD yn gyffredin âPALs:

• Cof cyfluniad nad yw'n anweddol.Yn wahanol i lawer o FPGAs, cyfluniad allanolROMnid oes angen hyn, a gall y CPLD weithredu'n syth wrth i'r system gychwyn.
• Ar gyfer llawer o ddyfeisiau CPLD etifeddol, mae llwybro yn cyfyngu ar y rhan fwyaf o flociau rhesymeg i gael signalau mewnbwn ac allbwn wedi'u cysylltu â phinnau allanol, gan leihau cyfleoedd ar gyfer storio cyflwr mewnol a rhesymeg haenog iawn.Nid yw hyn fel arfer yn ffactor ar gyfer CPLDs mwy a theuluoedd cynnyrch CPLD mwy newydd.

Mae nodweddion eraill yn gyffredin âFPGAs:

• Nifer fawr o gatiau ar gael.Yn nodweddiadol, mae gan CPLDs yr hyn sy'n cyfateb i filoedd i ddegau o filoedd oadwyon rhesymeg, gan ganiatáu gweithredu dyfeisiau prosesu data cymedrol gymhleth.Yn nodweddiadol mae gan PALs ychydig gannoedd o giatiau cyfatebol ar y mwyaf, tra bod FPGAs fel arfer yn amrywio o ddegau o filoedd i sawl miliwn.
• Mae rhai darpariaethau ar gyfer rhesymeg yn fwy hyblyg naswm-o-gynnyrchymadroddion, gan gynnwys llwybrau adborth cymhleth rhwng celloedd macro, a rhesymeg arbenigol ar gyfer gweithredu amrywiol swyddogaethau a ddefnyddir yn gyffredin, megiscyfanrif rhifyddeg.

Y gwahaniaeth mwyaf amlwg rhwng CPLD mawr a FPGA bach yw presenoldeb cof anweddol ar sglodion yn y CPLD, sy'n caniatáu i CPLDs gael eu defnyddio ar gyfer “cychwynnydd” swyddogaethau, cyn trosglwyddo rheolaeth i ddyfeisiau eraill nad oes ganddynt eu storfa rhaglen barhaol eu hunain.Enghraifft dda yw lle mae CPLD yn cael ei ddefnyddio i lwytho data ffurfweddu ar gyfer FPGA o gof anweddol.^[1]

Gwahaniaethau[golygu]

Roedd CPLDs yn gam esblygiadol o ddyfeisiau llai fyth a oedd yn eu rhagflaenu,PLAs(cludwyd gyntaf ganSigneteg), aPALs.Rhagflaenwyd y rhain yn eu tro ganrhesymeg safonolcynhyrchion, nad oeddent yn cynnig unrhyw raglenadwyedd ac a ddefnyddiwyd i adeiladu swyddogaethau rhesymeg trwy weirio nifer o sglodion rhesymeg safonol (neu gannoedd ohonynt) gyda'i gilydd (fel arfer gyda gwifrau ar fwrdd cylched printiedig neu fyrddau, ond weithiau, yn enwedig ar gyfer prototeipio, gan ddefnyddiolapio gwifrengwifrau).

Y prif wahaniaeth rhwng saernïaeth dyfeisiau FPGA a CPLD yw bod CPLDs yn seiliedig yn fewnolbyrddau edrych i fyny(LUTs) tra bod FPGAs yn defnyddioblociau rhesymeg.