Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/cylched integredig

Manylebau

XC7K480T-2FFG1156I FPGAs Trosolwg
Disgrifiad cyffredinol
Mae FPGAs cyfres Xilinx® 7 yn cynnwys pedwar teulu FPGA sy'n mynd i'r afael â'r ystod gyflawn o ofynion system, yn amrywio o gost isel, ffactor ffurf fach, cost-sensitif, cymwysiadau cyfaint uchel i led band cysylltedd pen uchel iawn, gallu rhesymeg, a gallu prosesu signal. ar gyfer y ceisiadau perfformiad uchel mwyaf heriol.Mae'r 7 cyfres FPGA yn cynnwys:
• Teulu Spartan®-7: Wedi'i optimeiddio ar gyfer cost isel, pŵer isaf, a pherfformiad I/O uchel.Ar gael mewn pecynnau ffactor ffurf cost isel, bach iawn ar gyfer yr ôl troed PCB lleiaf.
• Teulu Artix®-7: Wedi'i optimeiddio ar gyfer cymwysiadau pŵer isel sy'n gofyn am drosglwyddyddion cyfresol a thrwybwn uchel DSP a rhesymeg.Yn darparu'r bil cyfanswm isaf o gostau deunyddiau ar gyfer cymwysiadau trwybwn uchel, cost-sensitif.
• Teulu Kintex®-7: Wedi'i optimeiddio ar gyfer y perfformiad pris gorau gyda gwelliant 2X o'i gymharu â'r genhedlaeth flaenorol, gan alluogi dosbarth newydd o FPGAs.
• Teulu Virtex®-7: Wedi'i optimeiddio ar gyfer perfformiad a chapasiti'r system uchaf gyda gwelliant 2X ym mherfformiad y system.Dyfeisiau gallu uchaf wedi'u galluogi gan dechnoleg rhyng-gysylltu silicon wedi'i bentyrru (SSI).
Wedi'i adeiladu ar dechnoleg proses o'r radd flaenaf, perfformiad uchel, pŵer isel (HPL), 28 nm, giât fetel uchel-k (HKMG), mae 7 cyfres FPGA yn galluogi cynnydd digyffelyb ym mherfformiad y system gyda 2.9 Tb / s o led band I/O, 2 filiwn o gapasiti celloedd rhesymeg, a 5.3 TMAC/s DSP, tra'n defnyddio 50% yn llai o bŵer na dyfeisiau cenhedlaeth flaenorol i gynnig dewis cwbl raglenadwy i ASSPs ac ASICs.
Nodweddion
• Rhesymeg FPGA perfformiad uchel uwch yn seiliedig ar dechnoleg tabl chwilio 6-mewnbwn go iawn (LUT) y gellir ei ffurfweddu fel cof dosbarthedig.
• RAM bloc deuol-borthladd 36 Kb gyda rhesymeg FIFO adeiledig ar gyfer byffro data ar sglodion.
• Technoleg SelectIO™ perfformiad uchel gyda chefnogaeth ar gyfer rhyngwynebau DDR3 hyd at 1,866 Mb/s.
• Cysylltedd cyfresol cyflym gyda thraws-dderbynyddion aml-gigabit o 600 Mb/s i gyfraddau uchaf o 6.6 Gb/s hyd at 28.05 Gb/s, gan gynnig modd pŵer isel arbennig, wedi'i optimeiddio ar gyfer rhyngwynebau sglodion-i-sglodyn .
• Rhyngwyneb analog defnyddiwr y gellir ei ffurfweddu (XADC), sy'n ymgorffori trawsnewidwyr analog-i-ddigidol 12-did 1MSPS deuol gyda synwyryddion thermol a chyflenwad ar sglodion.
• Sleisys DSP gyda lluosydd 25 x 18, cronadur 48-did, a rhag-gwiber ar gyfer hidlo perfformiad uchel, gan gynnwys hidlo cyfernod cymesur wedi'i optimeiddio.
• Teils rheoli cloc pwerus (CMT), sy'n cyfuno blociau dolen wedi'i chloi fesul cam (PLL) a rheolwr cloc modd cymysg (MMCM) ar gyfer manylder uchel a jitter isel.
• Bloc integredig ar gyfer PCI Express® (PCIe), ar gyfer hyd at x8 Gen3 Endpoint a dyluniadau Root Port.
• Amrywiaeth eang o opsiynau ffurfweddu, gan gynnwys cefnogaeth ar gyfer atgofion nwyddau, amgryptio AES 256-did gyda dilysiad HMAC/SHA-256, a chanfod a chywiro SEU adeiledig.
• Cost isel, bond-wifren, sglodion fflip di-gaead, a phecynnu sglodion fflip cyfanrwydd signal uchel sy'n cynnig mudo hawdd rhwng aelodau'r teulu yn yr un pecyn.Mae'r holl becynnau ar gael mewn Pb-rhad ac am ddim a phecynnau dethol yn opsiwn Pb.
• Wedi'i gynllunio ar gyfer perfformiad uchel a phŵer isaf gyda 28 nm, HKMG, proses HPL, technoleg proses foltedd craidd 1.0V ac opsiwn foltedd craidd 0.9V ar gyfer pŵer hyd yn oed yn is.
Cyfres FPGAs Xilinx (Arae Gât Rhaglenadwy Maes) XC7K480T-2FFG1156I yw FPGA, Kintex-7, MMCM, PLL, 400 I/O's, 710 MHz, 477760 Celloedd, 970 mV i 1.03 V, FCB-5, Golygfeydd Amgen a 1.03 V, FCB-6, Golygfa Amgen gyda thaflenni data, stoc, prisiau gan Authorised Distributors yn FPGAkey.com, a gallwch hefyd chwilio am gynhyrchion FPGA eraill.
Nodweddion
Rhesymeg FPGA perfformiad uchel uwch yn seiliedig ar dechnoleg tabl chwilio 6-mewnbwn go iawn (LUT) y gellir ei ffurfweddu fel cof dosbarthedig.
RAM bloc deuol 36 Kb gyda rhesymeg FIFO ar gyfer byffro data ar sglodion.
Technoleg SelectIO perfformiad uchel gyda chefnogaeth ar gyfer rhyngwynebau DDR3 hyd at 1,866 Mb / s.
Cysylltedd cyfresol cyflym gyda thrawslifwyr aml-gigabit adeiledig o 600 Mb/s i gyfraddau uchaf o 6.6 Gb/s hyd at 28.05 Gb/s, gan gynnig modd pŵer isel arbennig, wedi'i optimeiddio ar gyfer rhyngwynebau sglodion-i-sglodyn.
Rhyngwyneb analog defnyddiwr y gellir ei ffurfweddu (XADC), sy'n ymgorffori trawsnewidwyr analog-i-ddigidol 12-did 1MSPS deuol gyda synwyryddion thermol a chyflenwad ar sglodion.
Sleisys DSP gyda lluosydd 25 x 18, cronadur 48-did, a rhag-gwiber ar gyfer hidlo perfformiad uchel, gan gynnwys hidlo cyfernod cymesur wedi'i optimeiddio.
Teils rheoli cloc pwerus (CMT), sy'n cyfuno blociau dolen wedi'i chloi fesul cam (PLL) a rheolwr cloc modd cymysg (MMCM) ar gyfer cywirdeb uchel a jitter isel.
Bloc integredig ar gyfer PCI Express (PCIe), ar gyfer hyd at x8 Gen3 Endpoint a dyluniadau Root Port.
Amrywiaeth eang o opsiynau ffurfweddu, gan gynnwys cefnogaeth ar gyfer atgofion nwyddau, amgryptio AES 256-did gyda dilysiad HMAC/SHA-256, a chanfod a chywiro SEU adeiledig.
Cost isel, bond gwifren, sglodion fflip di-gaead, a phecynnu sglodion fflip cyfanrwydd signal uchel sy'n cynnig mudo hawdd rhwng aelodau'r teulu yn yr un pecyn.Mae'r holl becynnau ar gael mewn Pb-rhad ac am ddim a phecynnau dethol yn opsiwn Pb.
Wedi'i gynllunio ar gyfer perfformiad uchel a phŵer isaf gyda 28 nm, HKMG, proses HPL, technoleg proses foltedd craidd 1.0V ac opsiwn foltedd craidd 0.9V ar gyfer pŵer hyd yn oed yn is.