TLV320AIC3101IRHBR Cydrannau Electronig Cylched Integredig Newydd a Gwreiddiol o Ansawdd Uchel Mewn Stoc
Nodweddion Cynnyrch
MATH | DISGRIFIAD |
Categori | Cylchedau Integredig (ICs) Rhyngwyneb - CODECs |
Mfr | Offerynnau Texas |
Cyfres | - |
Pecyn | Tâp a Rîl (TR) Tâp Torri (CT) Digi-Reel® |
SPQ | 250T&R |
Statws Cynnyrch | Actif |
Math | Sain Stereo |
Rhyngwyneb Data | Rhyngwyneb Sain PCM |
Cydraniad (Didiau) | 24 b |
Nifer yr ADCs / DACs | 2/2 |
Delta Sigma | Oes |
Cymhareb S/N, ADCs / DACs (db) Teip | 92/102 |
Ystod Dynamig, ADCs / DACs (db) Teip | 93/97 |
Foltedd - Cyflenwi, Analog | 2.7V ~ 3.6V |
Foltedd - Cyflenwi, Digidol | 1.65V ~ 1.95V |
Tymheredd Gweithredu | -40 ° C ~ 85 ° C |
Math Mowntio | Mount Wyneb |
Pecyn / Achos | Pad Agored 32-VFQFN |
Pecyn Dyfais Cyflenwr | 32-VQFN (5x5) |
Rhif Cynnyrch Sylfaenol | TLV320 |
Diffiniad
Codec yw codec sain (dyfais neu raglen gyfrifiadurol sy'n gallu amgodio neu ddadgodio ffrwd data digidol) sy'n amgodio neu'n dadgodio sain.Mewn meddalwedd, mae codec sain yn rhaglen gyfrifiadurol sy'n gweithredu algorithm sy'n cywasgu a datgywasgu data sain digidol yn ôl ffeil sain benodol neu fformat codio sain ffrydio.Nod yr algorithm yw cynrychioli signal sain ffyddlondeb uchel gydag isafswm o ddarnau tra'n cynnal ansawdd.
Egwyddor Gweithio
Mae sglodion datgodiwr sain yn gweithio ar yr egwyddorion canlynol.
1. Digido signal sain: mae digideiddio signal yn golygu trosi signal analog parhaus yn signal digidol arwahanol, sydd yn gyffredinol yn gofyn am dri cham samplu, meintioli a chodio.
2. Samplu: Defnyddir dilyniant gwerthoedd sampl signal ar adegau penodol i ddisodli'r signal di-dor gwreiddiol mewn amser.
3. meintioli: gan ddefnyddio nifer cyfyngedig o brasamcan osgled y newid parhaus gwreiddiol mewn amser, y signal analog osgled parhaus i mewn i nifer cyfyngedig o werthoedd arwahanol gyda chyfwng amser penodol.
4. amgodio: yn ôl rheolau penodol, mae'r gwerthoedd arwahanol meintiol yn cael eu mynegi mewn digidau deuaidd.Gelwir y broses ddigido uchod hefyd yn Fodiwleiddio Cod Pwls (Modwleiddio Cod Curiad), a gyflawnir fel arfer gan drawsnewidwyr A/D.
5. samplu sain: samplu yw cymryd nifer o werthoedd sampl cynrychioliadol o signal analog sy'n amrywio'n barhaus mewn pryd, i gynrychioli'r signal analog hwn sy'n amrywio'n barhaus.Mae signal sain analog parhaus mewn amser ac osgled y tabl swyddogaeth ar gyfer x (t), mae'r broses samplu yn swyddogaeth o x (t) yn y broses amser-arwahanol.Gwneir samplu cyffredinol ar gyfnodau amser unffurf.Gadewch i'r cyfwng amser hwn fod yn T, yna'r signal wedi'i samplu yw x(nT), n sef rhif naturiol.
Cynnyrch
Mae'r TLV320AIC3101 yn godec sain stereo pŵer isel gyda mwyhadur clustffon stereo, yn ogystal â mewnbynnau ac allbynnau lluosog y gellir eu rhaglennu mewn ffurfweddiadau un pen neu gwbl wahaniaethol.Mae rheolaeth pŵer helaeth yn seiliedig ar y gofrestr wedi'i gynnwys, gan alluogi chwarae stereo 48-kHz DAC mor isel â 14 mW o gyflenwad analog 3.3-V, gan ei wneud yn ddelfrydol ar gyfer cymwysiadau sain a theleffoni cludadwy sy'n cael eu pweru gan fatri.
Mae llwybr record y TLV320AIC3101 yn cynnwys gogwydd meicroffon integredig, rhag-fwyhadur meicroffon stereo a reolir yn ddigidol, a rheolaeth ennill awtomatig (AGC), gyda gallu cymysgedd / mux ymhlith y mewnbynnau analog lluosog.Mae hidlwyr rhaglenadwy ar gael wrth recordio a all gael gwared ar sŵn clywadwy a all ddigwydd yn ystod chwyddo optegol mewn camerâu digidol.Mae'r llwybr chwarae yn cynnwys gallu cymysgedd / mux o'r stereo DAC a mewnbynnau dethol, trwy reolaethau cyfaint rhaglenadwy, i'r allbynnau amrywiol.
Mae'r TLV320AIC3101 yn cynnwys pedwar gyrrwr allbwn pŵer uchel yn ogystal â dau yrrwr allbwn cwbl wahaniaethol.Mae'r gyrwyr allbwn pŵer uchel yn gallu gyrru amrywiaeth o ffurfweddiadau llwyth, gan gynnwys hyd at bedair sianel o glustffonau 16-Ω un pen gan ddefnyddio cynwysorau cyplydd cerrynt eiledol, neu glustffonau stereo 16-Ω mewn cyfluniad allbwn heb gap.Yn ogystal, gellir defnyddio parau o yrwyr i yrru 8-Ω siaradwr mewn cyfluniad BTL ar 500 mW y sianel.
Mae'r stereo sain DAC yn cefnogi cyfraddau samplu o 8 kHz i 96 kHz ac mae'n cynnwys hidlo digidol rhaglenadwy yn y llwybr DAC ar gyfer 3D, bas, trebl, effeithiau midrange, cyfartalu siaradwr, a dad-bwyslais ar gyfer 32-kHz, 44.1-kHz, a 48 -kHz cyfraddau sampl.Mae'r ADC sain stereo yn cefnogi cyfraddau samplu o 8 kHz i 96 kHz ac yn cael ei ragflaenu gan fwyhaduron ennill rhaglenadwy neu AGC a all ddarparu hyd at enillion analog 59.5-dB ar gyfer mewnbynnau meicroffon lefel isel.Mae'r TLV320AIC3101 yn darparu ystod hynod o uchel o raglenadwyedd ar gyfer ymosodiad (8–1,408 ms) ac ar gyfer pydredd (0.05–22.4 eiliad).Mae'r ystod AGC estynedig hon yn caniatáu i'r AGC gael ei diwnio ar gyfer sawl math o gymwysiadau.
Ar gyfer cymwysiadau arbed batri lle nad oes angen prosesu signal analog na digidol, gellir rhoi'r ddyfais mewn modd pasio signal analog arbennig.Mae'r modd hwn yn lleihau'r defnydd o bŵer yn sylweddol, gan fod y rhan fwyaf o'r ddyfais yn cael ei bweru i lawr yn ystod y llawdriniaeth basio hon.
Mae'r bws rheoli cyfresol yn cefnogi'r protocol I2C, tra bod y bws data sain cyfresol yn rhaglenadwy ar gyfer moddau I2S, wedi'u cyfiawnhau i'r chwith / dde, DSP, neu TDM.Mae PLL rhaglenadwy iawn wedi'i gynnwys ar gyfer cynhyrchu cloc hyblyg a chefnogaeth ar gyfer yr holl gyfraddau sain safonol o ystod eang o MCLKs sydd ar gael, yn amrywio o 512 kHz i 50 MHz, gan roi sylw arbennig i'r achosion mwyaf poblogaidd o 12-MHz, 13- Clociau system MHz, 16-MHz, 19.2-MHz, a 19.68-MHz.
Mae'r TLV320AIC3101 yn gweithredu o gyflenwad analog o 2.7 V–3.6 V, cyflenwad craidd digidol o 1.525 V–1.95 V, a chyflenwad I/O digidol o 1.1 V–3.6 V. Mae'r ddyfais ar gael mewn 5-mm × 5 -mm pecyn QFN 32-pin.