Cyfresolydd LVDS 2975Mbps Modurol 40-Pin WQFN EP T/R DS90UB927QSQX/NOPB
Nodweddion Cynnyrch
| MATH | DISGRIFIAD |
| Categori | Cylchedau Integredig (ICs) |
| Mfr | Offerynnau Texas |
| Cyfres | Modurol, AEC-Q100 |
| Pecyn | Tâp a Rîl (TR) Tâp Torri (CT) Digi-Reel® |
| SPQ | 2500T&R |
| Statws Cynnyrch | Actif |
| Swyddogaeth | Serializer |
| Cyfradd Data | 2.975Gbps |
| MewnbwnMath | Cyswllt FPD, LVDS |
| Math o Allbwn | FPD-Cyswllt III, LVDS |
| Nifer yr Allbynnau | 13 |
| Nifer yr Allbynnau | 1 |
| Foltedd - Cyflenwad | 3V ~ 3.6V |
| Tymheredd Gweithredu | -40 ° C ~ 105 ° C (TA) |
| Math Mowntio | Mount Wyneb |
| Pecyn / Achos | Pad Agored 40-WFQFN |
| Pecyn Dyfais Cyflenwr | 40-WQFN (6x6) |
| Rhif Cynnyrch Sylfaenol | DS90UB927 |
1.
Trwy ddadansoddi tonffurf i2c y caethwas, fe welwch hefyd ffenomen ddiddorol iawn, wrth ddarllen data'r gofrestr, bydd y caethwas yn cyhoeddi ei donffurf i'w ddarllen ymlaen llaw, er enghraifft, i ddarllen y cyfeiriad cofrestredig data 0x00, fe welwch ar y tonffurf ar ôl i'r meistr gyhoeddi cyfeiriad y gofrestr ysgrifennu 0x00, yna bydd yn cyhoeddi'r cyfeiriad caethwas i'w ddarllen (R/W = (R/W = 1), bydd caethwas yn cyhoeddi 8 tonffurf SCL i'w darllen ymlaen llaw yn syth ar ôl i'r donffurf gael ei a gyhoeddwyd, ac nid yw'r clociau 8 hyn yn cyfateb ar ochr y meistr bydd y meistr yn cael ei gyhoeddi yn ddiweddarach, felly mae'r caethwas yn cyfateb i gyhoeddiad yn gyntaf.
Mae dyluniad y lle hwn yn glyfar iawn oherwydd mae protocol i2c yn nodi mai dim ond yn y nawfed did y gall yr ymestyn i2c ddigwydd, hynny yw, y bit ACK.ni chaniateir i'r tonffurf gael ei dynnu, ac ni dderbynnir data gan y caethwas ar y pwynt hwn, felly mae problem.
Ymagwedd TI yw, gan fod gweithred ysgrifennu o flaen, ac yna cyfeiriad caethweision darllen a anfonwyd yn syth ar ôl, mae'n amlwg mai'r cyfeiriad cofrestredig i'w ddarllen yw'r un sydd wedi'i ysgrifennu o'ch blaen, felly bydd y meistr yn anfon cyfeiriad caethweision darllenedig. yn y tyniad ACK 9bit wrth anfon wyth SCL ar gyfer darllen y gofrestr ac ysgrifennu, ac yna rhyddhau'r SCL, mae meistr yn canfod y datganiad SCL ar ôl Mae'r meistr yn canfod bod y SCL yn cael ei ryddhau ac yn ail-drosglwyddo'r cloc data darllen, ac ar yr adeg honno dychwelir data i'r CPU.
2.
Termau neu Derminoleg Gyffredin LVDS
1) Pâr Gwahaniaethol: Yn cyfeirio at drosglwyddiad signal LVDS gan ddefnyddio dau yrrwr allbwn i yrru dwy linell drosglwyddo, un yn cario'r signal a'r llall yn cario ei signal cyflenwol.Y signal sydd ei angen yw'r gwahaniaeth mewn foltedd ar draws y ddwy linell drosglwyddo, sy'n cario'r wybodaeth signal i'w throsglwyddo.
2) Pâr signal: yn cyfeirio at gylched rhyngwyneb LVDS lle mae allbwn pob sianel trosglwyddo data neu sianel trosglwyddo cloc yn ddau signal (allbynnau cadarnhaol a negyddol)
3) Ffynhonnell: Dyfais sy'n cynhyrchu casgliad o ddata testun, graffeg, delweddau, sain a fideo.
4) Derbynnydd (Sinc): y ddyfais sy'n prosesu ac yn arddangos y data.
5) FPD-LINK: Dolen Arddangos Panel Flat, manyleb rhyngwyneb fideo digidol cyflym yn seiliedig ar y safon LVDS a grëwyd gan National Semiconductor ym 1996 (a gaffaelwyd gan Texas Instruments TI yn 2011) i gefnogi trosglwyddo data o'r rheolydd graffeg i'r LCD panel.
6) GMSL: Cyswllt Cyfresol Amlgyfrwng Gigabit, fformat protocol trosglwyddo signal LVDS a ddatblygwyd gan Maxim yn seiliedig ar safon LVDS.
7) Sianel ymlaen: Sianel trosglwyddo data cyflym o'r Serializer i'r Deserializer.
8) Sianel gefn: Mae hefyd yn cael ei alw'n sianel Reverse, yn cyfeirio at y sianel trosglwyddo data cyflymder isel o'r Deserializer i'r Serializer.
