Merrillchip Newydd a Gwreiddiol mewn stoc Cylched integredig cydrannau electronig IC DS90UB928QSQX/NOPB

1.

Mae FPDLINK yn fws trawsyrru gwahaniaethol cyflym a ddyluniwyd gan TI, a ddefnyddir yn bennaf i drosglwyddo data delwedd, megis data camera ac arddangos.Mae'r safon yn esblygu'n gyson, o'r pâr gwreiddiol o linellau sy'n trosglwyddo delweddau 720P@60fps i'r gallu presennol i drosglwyddo 1080P@60fps, gyda sglodion dilynol yn cefnogi datrysiadau delwedd uwch fyth.Mae'r pellter trosglwyddo hefyd yn hir iawn, gan gyrraedd tua 20m, gan ei gwneud yn ddelfrydol ar gyfer cymwysiadau modurol.

Mae gan FPDLINK sianel ymlaen gyflym ar gyfer trosglwyddo data delwedd cyflym a rhan fach o ddata rheoli.Mae yna hefyd sianel yn ôl cyflymder cymharol isel ar gyfer trosglwyddo gwybodaeth rheoli gwrthdro.Mae'r cyfathrebu ymlaen ac yn ôl yn ffurfio sianel reoli deugyfeiriadol, sy'n arwain at ddyluniad clyfar yr I2C yn FPDLINK a fydd yn cael ei drafod yn y papur hwn.

Defnyddir FPDLINK gyda chyfresolydd a dadgyfeirydd wedi'u paru gyda'i gilydd, gellir cysylltu'r CPU â naill ai'r cyfresydd neu'r dadserializer, yn dibynnu ar y cymhwysiad.Er enghraifft, mewn cymhwysiad camera, mae'r synhwyrydd camera yn cysylltu â'r serializer ac yn anfon data i'r deserializer, tra bod y CPU yn derbyn y data a anfonwyd o'r deserializer.Mewn cymhwysiad arddangos, mae'r CPU yn anfon data i'r cyfresydd ac mae'r dadserializer yn derbyn y data o'r cyfresydd a'i anfon i'r sgrin LCD i'w arddangos.

2.

Yna gellir cysylltu i2c y CPU ag i2c y cyfresydd neu'r dadgyfeiriadur.Mae'r sglodyn FPDLINK yn derbyn y wybodaeth I2C a anfonir gan y CPU ac yn trosglwyddo'r wybodaeth I2C i'r pen arall trwy'r FPDLINK.Fel y gwyddom, yn y protocol i2c, mae'r SDA yn cael ei gydamseru trwy SCL.Mewn cymwysiadau cyffredinol, mae data'n cael ei gloi ar ymyl gynyddol SCL, sy'n ei gwneud yn ofynnol i'r meistr neu'r caethwas fod yn barod ar gyfer data ar ymyl cwympo SCL.Fodd bynnag, yn FPDLINK, gan fod trosglwyddiad FPDLINK wedi'i amseru, nid oes problem pan fydd y meistr yn anfon data, ar y mwyaf mae'r caethwas yn derbyn y data ychydig o glociau yn ddiweddarach nag y mae'r meistr yn ei anfon, ond mae problem pan fydd y caethwas yn ateb y meistr , er enghraifft, pan fydd y caethwas yn ymateb i'r meistr gydag ACK pan fydd yr ACK yn cael ei drosglwyddo i'r meistr, mae eisoes yn hwyrach na'r amser a anfonwyd gan y caethwas, hy mae eisoes wedi mynd trwy'r oedi FPDLINK ac efallai ei fod wedi methu'r codiad ymyl yr SCL.

Yn ffodus, mae protocol i2c yn ystyried y sefyllfa hon.Mae i2c yn pennu eiddo o'r enw i2c stretch, sy'n golygu y gall y caethwas i2c dynnu'r SCL i lawr cyn anfon yr ACK os nad yw'n barod fel y bydd y meistr yn methu wrth geisio tynnu'r SCL i fyny fel y bydd y meistr yn parhau i geisio tynnwch y SCL i fyny ac aros am y, Felly wrth ddadansoddi'r tonffurf i2c ar ochr Caethweision FPDLINK, fe welwn bob tro y bydd y rhan cyfeiriad caethweision yn cael ei anfon, dim ond 8 did sydd, a bydd yr ACK yn cael ei ymateb yn ddiweddarach.

Mae sglodyn FPDLINK TI yn manteisio'n llawn ar y nodwedd hon, yn hytrach na dim ond anfon y tonffurf i2c a dderbyniwyd ymlaen (hy cadw'r un gyfradd baud â'r anfonwr), mae'n ail-drosglwyddo'r data a dderbyniwyd ar y gyfradd baud a osodwyd ar y sglodyn FPDLINK.Mae hyn felly'n bwysig i'w nodi wrth ddadansoddi'r tonffurf i2c ar ochr Caethweision FPDLINK.Efallai y bydd cyfradd baud CPU i2c yn 400K, ond mae'r gyfradd baud i2c ar ochr gaethweision FPDLINK yn 100K neu 1M, yn dibynnu ar y gosodiadau SCL uchel ac isel yn y sglodion FPDLINK.